

# 本国特許庁

#### PATENT OFFICE JAPANESE GOVERNMENT

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed th this Office.

出願年月日 Nate of Application:

1999年12月27日

平成11年特許顯第370803号

icant (s):

株式会社村田製作所

CENTRAL TO SOLUTION OF THE SOL

2000年 2月14日

特許庁長官 Commissioner, Patent Office

近 藤



#### 特平11-370803

【書類名】 特許願

【整理番号】 199235

【提出日】 平成11年12月27日

【あて先】 特許庁長官殿

【国際特許分類】 H01G 4/30

【発明者】

【住所又は居所】 京都府長岡京市天神二丁目26番10号 株式会社村田

製作所内

【氏名】 内藤 康行

【発明者】

【住所又は居所】 京都府長岡京市天神二丁目26番10号 株式会社村田

製作所内

【氏名】 黒田 誉一

【発明者】

【住所又は居所】 京都府長岡京市天神二丁目26番10号 株式会社村田

製作所内

【氏名】 堀 暗維

【発明者】

【住所又は居所】 京都府長岡京市天神二丁目26番10号 株式会社村田

製作所内

【氏名】 近藤 隆則

【発明者】

【住所又は居所】 京都府長岡京市天神二丁目26番10号 株式会社村田

製作所内

【氏名】 谷野 能孝

【発明者】

【住所又は居所】 京都府長岡京市天神二丁目26番10号 株式会社村田

製作所内

【氏名】 村田 充弘

#### 【特許出願人】

【識別番号】

000006231

【氏名又は名称】 株式会社村田製作所

【代表者】

村田 泰隆

【代理人】

【識別番号】

100085143

【弁理士】

【氏名又は名称】 小柴 雅昭

【電話番号】

06-6779-1498

【選任した代理人】

【識別番号】

100103517

【弁理士】

【氏名又は名称】 岡本 寛之

【電話番号】

06-6779-1498

【手数料の表示】

【予納台帳番号】 040970

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

#### 【書類名】 明細書

【発明の名称】 積層コンデンサ、配線基板、デカップリング回路および高周波 回路

#### 【特許請求の範囲】

【請求項1】 相対向する2つの主面およびこれら主面間を連結する4つの 側面を有する直方体状のコンデンサ本体を備え、

前記コンデンサ本体は、前記主面の延びる方向に延びる複数の誘電体層、およ びコンデンサユニットを形成するように特定の前記誘電体層を介して互いに対向 する少なくとも1対の第1および第2の内部電極を備え、

前記コンデンサ本体は、さらに、前記第1の内部電極から少なくとも1つの前記側面上の少なくとも2つの位置にまで引き出される、少なくとも2個の第1の引出電極を備えるとともに、前記第2の内部電極から前記第1の引出電極が引き出された位置の間に挟まれた位置にまで引き出される、少なくとも1個の第2の引出電極を備え、

前記第1および第2の引出電極が引き出された前記側面上には、前記第1および第2の引出電極にそれぞれ電気的に接続される第1および第2の外部端子電極が設けられ、

前記第1および第2の引出電極の各々の長さ方向寸法Lと幅方向寸法Wとの比率L/Wは、0.4以上かつ3.0以下であることを特徴とする、積層コンデンサ。

【請求項2】 前記比率 L/Wは、0.4以上かつ1.3以下であることを 特徴とする、請求項1に記載の積層コンデンサ。

【請求項3】 前記第1および第2の引出電極は、少なくとも相対向する2つの前記側面の各々上にまで引き出される、請求項1または2に記載の積層コンデンサ。

【請求項4】 4つの前記側面の各々上に、前記第1および第2の引出電極の少なくとも一方が引き出される、請求項1ないし3のいずれかに記載の積層コンデンサ。

【請求項5】 前記第1の引出電極と前記第2の引出電極とは、前記主面の

周方向に見たとき、交互に配置されている、請求項1ないし4のいずれかに記載 の積層コンデンサ。

【請求項6】 マイクロプロセッシングユニットに備えるMPUチップのための電源回路に接続されるデカップリングコンデンサとして使用される、請求項1ないし5のいずれかに記載の積層コンデンサ。

【請求項7】 請求項1ないし6のいずれかに記載の積層コンデンサが実装された、配線基板。

【請求項8】 マイクロプロセッシングユニットに備えるMPUチップがさらに実装されている、請求項7に記載の配線基板。

[請求項9] 請求項1ないし6のいずれかに記載の積層コンデンサを備える、デカップリング回路。

【請求項10】 請求項1ないし6のいずれかに記載の積層コンデンサを備 える、高周波回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、積層コンデンサ、配線基板、デカップリング回路および高周波回路に関するもので、特に、高周波回路において有利に適用され得る積層コンデンサ、ならびに、この積層コンデンサを用いて構成される、配線基板、デカップリング回路および高周波回路に関するものである。

[0002]

【従来の技術】

従来からある最も典型的な積層コンデンサは、たとえばセラミック誘電体からなり、積層される複数の誘電体層、ならびに複数個のコンデンサユニットを形成するように特定の誘電体層を介して互いに対向しながら誘電体層の積層方向に交互に配置される複数対の第1および第2の内部電極を有する、コンデンサ本体を備えている。コンデンサ本体の第1および第2の端面には、それぞれ、第1および第2の外部端子電極が形成される。第1の内部電極は、コンデンサ本体の第1の端面上にまで延び、ここで第1の外部端子電極に電気的に接続され、また、第

2の内部電極は、第2の端面上にまで延び、ここで第2の外部端子電極に電気的 に接続される。

[0003]

この積層コンデンサにおいて、たとえば第2の外部端子電極から第1の外部端子電極へと流れる電流は、第2の外部端子電極から第2の内部電極へと流れ、この第2の内部電極から誘電体層を通って第1の内部電極に至り、次いで、この第1の内部電極内を通って第1の外部端子電極へと至る。

[0004]

コンデンサの等価回路は、コンデンサの容量をC、等価直列インダクタンス(ESL)をL、等価直列抵抗(ESR)と呼ばれる主に電極の抵抗をRとしたとき、直列にCLRが接続された回路で表わされる。

[0005]

この等価回路では、共振周波数( $f_0$ )は、 $f_0=1$ / $[2\pi\times(L\times C)^{1/2}]$ となり、共振周波数より高い周波数では、コンデンサとして機能しなくなる。言い換えると、LすなわちESL値が小さければ、共振周波数( $f_0$ )は高くなり、より高周波で使用できることになる。なお、マイクロ波領域で使うためには、より一層の低ESL化が図られたコンデンサが必要となる。

[0006]

また、ワークステーションやパーソナルコンピュータ等のマイクロプロセッシングユニット(MPU)のMPUチップに電源を供給する電源回路に接続されるデカップリングコンデンサとして用いられるコンデンサにおいても、低ESL化が求められている。

[0007]

図7は、上述したMPU1および電源部2に関する接続構成の一例を図解的に 示すブロック図である。

[0008]

図7を参照して、MPU1は、MPUチップ(ベアチップ)3およびメモリ4 を備える。電源部2は、MPUチップ3に電源を供給するためのもので、電源部 2からMPUチップ3に至る電源回路には、デカップリングコンデンサ5が接続 されている。また、MPUチップ3からメモリ4側には、信号回路が構成されている。

[0009]

上述したようなMPU1に関連して用いられるデカップリングコンデンサ5の場合でも、通常のデカップリングコンデンサと同様、ノイズ吸収や電源の変動に対する平滑化のために用いられるが、さらに、最近では、MPUチップ3において、その動作周波数が500MHzを超えて1GHzにまで達するものが計画されており、このようなMPUチップ3に関連して高速動作が要求される用途にあっては、クイックパワーサプライとしての機能(立ち上がり時等の電力が急に必要な時に、コンデンサに充電された電気量から数ナノ秒の間に電力を供給する機能)が必要である。

[0010]

このため、MPU1におけるデカップリングコンデンサ3にあっても、インダクタンス成分ができるだけ低い、たとえば10pH以下であることが必要となってきており、このようにインダクタンス値の低いコンデンサの実現が望まれている。

[0011]

より具体的に説明すると、あるMPUチップ(動作クロック周波数約500MHz)3では、DC約2.0Vが供給され、消費電力は約24W、すなわち12A位の電流が流れる設計になっている。その消費電力の低減化のために、MPU1が動作していない時はスリープモードとして、消費電力を1W以下にまで落とす仕様が採用されている。スリープモードからアクティブモードへの変換時、MPUチップ3には、その動作数クロックのうちにアクティブモードに必要な電力が供給される必要がある。動作周波数500MHzでは、スリープモードからアクティブモードへの変換時において、4~7ナノ秒という時間の間に電力を供給する必要がある。

[0012]

しかし、上述の電力を供給することは、電源部2からでは間に合わないため、 電源部2から電源を供給するまでの時間、MPUチップ3近傍に置くデカップリ ングコンデンサ5に充電されている電荷を放電することによってMPUチップ3 に電源を供給することが行なわれる。

[0013]

動作クロック周波数が $1\,\mathrm{GHz}$ のものにあっては、このような機能を満足させるために、 $\mathrm{MPU}$  チップ 3 近傍のデカップリングコンデンサ5 の $\mathrm{ESL}$  は、少なくとも  $1\,\mathrm{OpH}$  以下であることが必要となる。

[0014]

先に述べた一般的な積層コンデンサのESLは、500~800pH程度であり、上述したような10pH以下には程遠い。このように、インダクタンス成分が積層コンデンサにおいてもたらされるのは、積層コンデンサにおいて流れる電流の方向によってその方向が決まる磁束が誘起され、この磁束に起因して自己インダクタンス成分が生じるためである。

[0015]

上述したような背景の下、低ESL化を図り得る積層コンデンサの構造が、た とえば、特開平2-159008号公報、米国特許第5880925号、特開平 11-144996号公報等において提案されている。

[0016]

上述の低ESL化は、主として、積層コンデンサにおいて誘起される磁束の相殺によるもので、このような磁束の相殺が生じるようにするため、積層コンデンサにおいて流れる電流の方向を多様化することが行なわれている。そして、この電流の方向の多様化のため、コンデンサ本体の外表面上に形成される外部端子電極の数を増やすことによって、これと内部電極とを電気的に接続するように内部電極から引き出される引出電極の数を増やすことが行なわれている。このようにして、内部電極に流れる電流をいくつかの方向に分岐させることによって、生じ得る磁束を抑制して低ESL化が図られる。

[0017]

なお、上述したような低ESL化が図られた積層コンデンサによっても、10 pH以下のESLを実現することは困難である。そのため、このような積層コン デンサを、たとえば、図7に示したMPU1の電源部2に接続されるデカップリ ングコンデンサ5として用いる場合には、10pH以下といったESLを実現するため、複数個の積層コンデンサを並列に接続した状態として、配線基板に実装することが行なわれている。

[0018]

【発明が解決しようとする課題】

上述のような積層コンデンサにおいて、内部電極に流れる電流については、特定の方向性をなくすことによって、低ESL化が図られるが、、各引出電極においては、電流が一方向に流れるため、さらなる低ESL化のためには、各引出電極の部分で流れる電流によって生じるインダクタンス成分を無視することはできない。

[0019]

また、前述したように、たとえば、図7に示したMPU1の電源部2に接続されるデカップリングコンデンサ5のような用途に向けられる場合、低ESL化が図られた積層コンデンサにおいては、複数個の外部端子電極の配列ピッチは、たとえば0.8mm(±0.1mm)程度と小さくされることが多い。そして、各外部端子電極に接続される複数個の引出電極間の間隔は、外部端子電極の配列ピッチに合わせる必要があるため、各引出電極の幅方向寸法も小さくなる。このことも、ESLの低減の妨げになり得る。

[0020]

そこで、この発明の目的は、特に引出電極の形態に着目しながら低ESL化をより効果的に図り得るように改良された積層コンデンサを提供しようとすることである。

[0021]

この発明の他の目的は、上述したような積層コンデンサを用いて構成される、 配線基板、デカップリング回路および高周波回路を提供しようとすることである

[0022]

【課題を解決するための手段】

この発明に係る積層コンデンサは、相対向する2つの主面およびこれら主面間

を連結する4つの側面を有する直方体状のコンデンサ本体を備えている。

[0023]

このコンデンサ本体は、その主面の延びる方向に延びる複数の誘電体層、およびコンデンサユニットを形成するように特定の誘電体層を介して互いに対向する 少なくとも1対の第1および第2の内部電極を備えている。

[0024]

また、コンデンサ本体は、第1の内部電極から少なくとも1つの前記側面上の少なくとも2つの位置にまで引き出される、少なくとも2個の第1の引出電極を備えるとともに、第2の内部電極から第1の引出電極が引き出された位置の間に挟まれた位置にまで引き出される、少なくとも1個の第2の引出電極を備えている。

[0025]

上述のように、第1および第2の引出電極が引き出された側面上には、第1および第2の引出電極にそれぞれ電気的に接続される第1および第2の外部端子電極が設けられる。

[0026]

そして、前述した技術的課題を解決するため、この発明では、第1および第2の引出電極の各々の長さ方向寸法Lと幅方向寸法Wとの比率L/Wが、0.4以上かつ3.0以下であることを特徴としている。

[0027]

上述の比率L/Wは、0.4以上かつ1.3以下であることが好ましい。

[0028]

好ましくは、第1および第2の引出電極は、少なくとも相対向する2つの側面 の各々上にまで引き出され、また、好ましくは、4つの前記側面の各々上に、第 1および第2の引出電極の少なくとも一方が引き出される。

[0029]

また、第1の引出電極と第2の引出電極とは、主面の周方向に見たとき、交互 に配置されていることが好ましい。

[0030]

この発明に係る積層コンデンサは、マイクロプロセッシングユニットに備える MPUチップのための電源回路に接続されるデカップリングコンデンサとして有 利に用いられる。

[0031]

この発明は、また、上述したような積層コンデンサが実装された、配線基板に も向けられる。

[0032]

上述したように、この発明が配線基板に向けられる場合、その具体的な一実施 態様では、この配線基板には、マイクロプロセッシングユニットに備えるMPU チップがさらに実装される。

[0033]

この発明は、さらに、上述したような積層コンデンサを備える、デカップリング回路にも向けられる。

[0034]

さらに、この発明は、上述したような積層コンデンサを備える、高周波回路に も向けられる。

[0035]

【発明の実施の形態】

図1および図2は、この発明の第1の実施形態による積層コンデンサ11を示している。ここで、図1は、積層コンデンサ11の外観を示す斜視図であり、図2は、積層コンデンサ11の内部構造を特定の断面をもって示す平面図であり、図2において、(1)と(2)とは互いに異なる断面を表わしている。

[0036]

積層コンデンサ11は、図1にその外観を示すように、相対向する2つの主面 12および13ならびにこれら主面12および13間を連結する4つの側面14 、15、16および17を有する、直方体状のコンデンサ本体18を備えている

[0037]

コンデンサ本体18は、主面12および13の延びる方向に延びる、たとえば

セラミック誘電体からなる複数の誘電体層19、ならびにコンデンサユニットを 形成するように特定の誘電体層19を介して互いに対向する少なくとも1対の第 1および第2の内部電極20および21を備えている。

[0038]

図2 (1)は、第1の内部電極20が通る断面を示し、また、図2 (2)は、 第2の内部電極21が通る断面を示している。

[0039]

コンデンサ本体 1.8 は、また、第 1.0 内部電極 2.0 から 3.0 の側面  $1.5 \sim 1.7$  の各々上にまで引き出される、 5 個の第 1.0 引出電極 2.2 を備えるとともに、第 2.0 内部電極 2.1 から 3.0 の側面 1.4 、 1.5 および 1.7 の各々上にまで引き出される 5 個の第 2.0 引出電極 2.3 を備えている。

[0040]

上述した5個の第1の引出電極22が引き出された各位置は互いに異なっており、第2の引出電極23が引き出された各位置は、第1の引出電極22が引き出された位置の間に挟まれた位置となっている。そして、第1の引出電極22と第2の引出電極23とは、主面12および13の周方向に見たとき、交互に配置されている。

[0041]

また、第1の引出電極22が引き出された側面15~17の各々上には、これら第1の引出電極22の各々に電気的に接続される第1の外部端子電極24が設けられる。また、第2の引出電極23が引き出された側面14、15および17の各々上には、これら第2の引出電極23の各々に電気的に接続される第2の外部端子電極25が設けられている。

[0042]

このようにして、積層コンデンサ11においては、4つの側面14~17の各々上に、第1および第2の引出電極22および23の少なくとも一方が引き出され、そのため、第1および第2の外部端子電極24および25の少なくとも一方が設けられている。

[0043]

前述したように、第1の引出電極22と第2の引出電極23とは、主面12および13の周方向に見たとき、交互に配置されているので、4つの側面14~17上において、すべての第1の外部端子電極24は、第2の外部端子電極25と隣り合うように配置されることになる。別の観点から説明すると、すべての外部端子電極24および25のいずれもが、これに接続される内部電極を共通にするものとは瞬り合わないように配置されている。

[0044]

このように、この積層コンデンサ11によれば、各々複数個の第1および第2の引出電極22および23が設けられているので、内部電極20および21の各々において流れる電流を種々の方向に向けることができ、そのため、これら電流によって誘起される磁束が効果的に相殺され、ESLの低減を図ることができる

[0045]

特に、この実施形態のように、第1および第2の引出電極22および23が、それぞれ、3つの側面15~17または3つの側面14、15および17の各々上にまで引き出されるようにしたり、4つの側面14~17の各々上に、第1および第2の引出電極22および23の少なくとも一方が引き出されるようにしたり、第1の引出電極22と第2の引出電極23とが、主面12および13の周方向に見たとき、交互に配置されるようにしたりすることは、ESLの低減にとってより有効である。

[0046]

なお、積層コンデンサ11において、より大きな静電容量を得るため、第1の内部電極20と第2の内部電極21との対向する部分の数は複数とされ、複数個のコンデンサユニットを形成するようにされる。そのため、たとえば、第1および第2の内部電極20および21の組の数が複数とされる。そして、このように形成された複数個のコンデンサユニットは、第1および第2の外部端子電極24および25によって並列接続される。

[0047]

このような積層コンデンサ11において、この発明では、第1および第2の引

出電極22および23の各々の長さ方向寸法Lと幅方向寸法Wとの比率L/Wは、0.4以上かつ3.0以下とされることを特徴としている。この比率L/Wは、好ましくは、0.4以上かつ1.3以下に選ばれる。このような比率L/Wの範囲は、以下のような実験によって求められたものである。

[0048]

この実験において、試料となる積層コンデンサ11は、3.2 mm×1.6 m mの大きさの主面12および13を有するコンデンサ本体18を備えるもので、以下の表1の「長さ」に示すような種々の長さ方向寸法Lおよび「幅」に示すような種々の幅方向寸法Wをそれぞれ有する引出電極22および23を形成している積層コンデンサ11を作製した。

[0049]

#### 【表1】

幅へ長さ	0.1 mm	0.2mm	0.3mm	0.5mm
0.08mm	38	65	87	106
0.16mm	28	35	50	81
0.24mm	25	32	39	58

[0050]

次に、各試料に係る積層コンデンサ11について、ESL値を共振法によって 求めた。表1には、これらESL値(pH)が示されている。

[0051]

表1からわかるように、L/Wの比率が3.0以下であるとき、80pH以下のESL値が得られ、さらに、L/Wの比率が1.3以下であれば、40pH以下のESL値が得られている。

[0052]

このように、積層コンデンサ11におけるESL値は、L/Wの比率に関係していることがわかる。すなわち、引出電極22および23の各々に流れる電流の方向は一方向であるため、これらの部分で生じるインダクタンス成分の割合が比較的大きくなるとともに、この引出電極22および23の各々の長さ方向寸法Lとび幅方向寸法Wとの関係により、内部電極20および21に流れる電流に及ぼ

す影響も無視できない。

[0053]

また、上述のように、L/Wの比率を3以下、あるいは1.3以下とし、引出電極22および23の各々の幅方向寸法Wを比較的広くすることによって、電荷がチャージされたコンデンサユニットの部分から引出電極22および23へ向かう電流を、内部電極20および21において円滑に流すことができる。

[0054]

また、L/Wの比率を0.4以上としたのは、0.4未満では、長さ方向寸法 Lが小さくなりすぎ、これに応じて幅方向寸法Wが大きくなりすぎることによっ て、絶縁性や耐湿性などの点で不良が生じやすいためである。

[0055]

図3は、この発明の第2の実施形態による積層コンデンサ11aを示す、図2に相当する図である。図3において、図2に示す要素に相当する要素には同様の 参照符号を付し、重複する説明は省略する。

[0056]

図3に示した積層コンデンサ11aにおいては、コンデンサ本体18の側面14および16上には何らの外部端子電極も設けられず、したがって、第1および第2の引出電極22および23のいずれもが側面14および16には引き出されていない。

[0057]

なお、この実施形態においても、第1の引出電極22と第2の引出電極23とは、主面12および13(図1参照)の周方向に見たとき、交互に配置されていて、したがって、第1の外部端子電極24と第2の外部端子電極25とについても、交互に並んでいる。

[0058]

このような積層コンデンサ11aに関して、前述した第1の実施形態の場合と 同様の方法によって、引出電極22および23の各々の長さ方向寸法Lおよび幅 方向寸法Wを種々に変えた試料を作製し、各試料についてESL値を求めた。そ の結果が以下の表2に示されている。 [0059]

【表2】

幅/長さ	0.1 mm	0.2mm	0.3mm	0.5mm
0.08mm	79	107	131	176
0.16mm	68	76	95	133
0.24mm	55	66	77	106

[0060]

表2からわかるように、L/Wの比率が3.0以下であれば、120pH以下のESL値が得られ、L/Wの比率が1.3以下であれば、80pH以下のESL値が得られている。

[0061]

このように、第2の実施形態によっても、ESL値は、引出電極22および23の各々の長さ方向寸法Lおよび幅方向寸法Wと関係していることがわかる。

[0062]

図4は、この発明の第3の実施形態による積層コンデンサ11bを示す、図2に相当する図である。図4において、図2に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

[0063]

図4に示した積層コンデンサ11bにおいては、コンデンサ本体18は、実質 的に正方形の主面形状を有していて、第1および第2の内部電極20および21 についても、実質的に正方形のパターンをそれぞれ有している。

[0064]

第1および第2の引出電極22および23は、それぞれ、4つの側面 $14\sim1$ 7上にまで引き出され、側面 $14\sim1$ 7の各々に引き出される第1の引出電極22と第2の引出電極23とが、側面 $14\sim1$ 7の各々上で交互に配置されているばかりでなく、コンデンサ本体18の主面12および13(図1参照)の周方向に見たときにも、すべての第1の引出電極22とすべての第2の引出電極23とが、交互に配置されている。

[0065]

この実施形態によれば、引出電極22および23の数が増え、かつ4つの側面 14~17の各々上に第1および第2の引出電極22および23が引き出されて いるので、ESLのさらなる低減を図ることができる。

[0066]

この積層コンデンサ11bにおいても、引出電極22および23の各々の長さ 方向寸法Lと幅方向寸法Wとの比率L/Wが、0.4以上かつ3.0以下、好ま しくは、0.4以上かつ1.3以下とされる。

[0067]

以上、この発明に係る積層コンデンサを、図示したいくつかの実施形態に関連して説明したが、内部電極の数、引出電極の数および位置、あるいは、外部端子電極の数および位置については、種々に変更することができる。上述した引出電極の数および位置について言えば、この発明の範囲内にある積層コンデンサは、最低、2個の第1の引出電極および1個の第2の引出電極を備え、2個の第1の引出電極が1つの側面上の2つの位置にまでそれぞれ引き出され、1個の第2の引出電極が、第1の引出電極が引き出された位置の間に挟まれた位置にまで引き出されているものであればよい。

[0068]

この発明に係る積層コンデンサは、たとえば、前述の図7に示したMPU1に 備えるデカップリングコンデンサ5として有利に用いることができる。このよう に、この発明に係る積層コンデンサをデカップリングコンデンサとして用いてい るMPUの構造について、図5および図6を参照して以下に説明する。

[0069]

図5に示すように、MPU31は、たとえば多層構造を有する配線基板32を 備え、配線基板32の上面には、MPUチップ(ベアチップ)33が表面実装さ れている。

[0070]

また、配線基板32上であって、MPUチップ33の近傍には、デカップリングコンデンサとして機能する積層コンデンサ34が表面実装されている。この積層コンデンサ34としては、低ESL化が図られた前述の積層コンデンサ11、

11aまたは11bを用いることができる。

[0071]

また、図5では、4個の積層コンデンサ34が配線基板32上に実装された状態が示されている。4個の積層コンデンサ34は、互いに並列に接続されることによって、たとえば10pH以下といったESLを実現するようにされる。

[0072]

積層コンデンサ34は、図6に示すように、その外部端子電極35が配線基板32上の導電パッド36に対して半田37によって半田付けされる。これら積層コンデンサ34間の接続および積層コンデンサ34とMPUチップ33との接続を達成するため、図示しないが、導電パッド36を介してのビアホール接続が適用される。

[0073]

また、積層コンデンサ34とMPUチップ33との間での配線に伴うインダクタンス成分をも低減できるようにするため、積層コンデンサ34は、MPUチップ33のすぐ横に配置されるのが好ましい。そして、図5に示すように、4個の積層コンデンサ34が実装される場合には、矩形の平面形状を有するMPUチップ33の各辺の近傍に1個ずつ配置されることが好ましい。

[0074]

上述のように、矩形の平面形状を有するMPUチップ33の各辺の近傍にバランス良く積層コンデンサ34を配置しようとする場合、積層コンデンサ34の個数は4の整数倍であることが好ましい。

[0075]

すなわち、前述したように、10pH以下のESLを実現しようとするとき、MPUチップ33の各辺の近傍に1個ずつ、合計4個の積層コンデンサ34を配置する場合には、ESL値が40pH以下の積層コンデンサ34を配置する場合には、ESL値が80pH以下の積層コンデンサ34を配置する場合には、ESL値が80pH以下の積層コンデンサ34を用いることができ、各辺の近傍に3個ずつ、合計12個の積層コンデンサ34を用いる場合には、ESL値が120pH以下の積層コンデンサ34を用いることができる。

[0076]

【発明の効果】

以上のように、この発明に係る積層コンデンサによれば、内部電極に流れる電流を種々の方向へ向けるように引出電極が形成されているとともに、引出電極の各々の長さ方向寸法Lと幅方向寸法Wとの比率L/Wが、0.4以上かつ3.0以下に選ばれているので、内部電極や引出電極に流れる電流によって誘起される磁束を効果的に相殺する効果が現れ、ESLのより低減化を図ることができる。

[0077]

また、上述の比率L/Wが、0.4以上かつ1.3以下とされたときには、一層の低ESL化を図ることができる。

[0078]

また、この発明に係る積層コンデンサにおいて、互いに対向する第1および第2の内部電極からそれぞれ引き出される第1および第2の引出電極が、コンデンサ本体の少なくとも相対向する2つの側面の各々上にまで引き出されたり、4つの側面の各々上に第1および第2の引出電極の少なくとも一方が引き出されたり、第1の引出電極と第2の引出電極とが、コンデンサ本体の主面の周方向に見たとき、交互に配置されたりすると、さらなる低ESL化を図ることができる。

[0079]

このようなことから、積層コンデンサの共振周波数を高周波化することができ、積層コンデンサがコンデンサとして機能する周波数域を高周波化することができ、この発明に係る積層コンデンサによれば、電子回路の高周波化に十分対応することができ、たとえば、高周波回路におけるバイパスコンデンサやデカップリングコンデンサとして有利に用いることができる。

[0080]

また、MPUチップ等と組み合わされて使用されるデカップリングコンデンサ にあっては、クイックパワーサプライとしての機能が要求されるが、この発明に 係る積層コンデンサは、ESLが低いので、このような用途に向けられても、高 速動作に十分対応することができる。

【図面の簡単な説明】

【図1】

この発明の第1の実施形態による積層コンデンサ11の外観を示す斜視図である。

【図2】

図1に示した積層コンデンサ11の内部構造を示す平面図であり、(1)は第 1の内部電極20が通る断面をもって示し、(2)は第2の内部電極21が通る 断面をもって示している。

【図3】

この発明の第2の実施形態による積層コンデンサ11aを示す、図2に相当する図である。

【図4】

この発明の第3の実施形態による積層コンデンサ11bを示す、図2に相当する図である。

【図5】

この発明の実施形態による積層コンデンサ34をデカップリングコンデンサと して用いている、MPU31を図解的に示す平面図である。

[図6]

図5に示した積層コンデンサ34と配線基板32との接続部分を拡大して示す 斜視図である。

【図7】

この発明にとって興味あるMPU1および電源部2に関する接続構成を図解的 に示すブロック図である。

【符号の説明】

- 1, 31 MPU
- 2 電源部
- 3. 33 MPUチップ
- 5 デカップリングコンデンサ
- 11, 11a, 11b, 34 積層コンデンサ
- 12,13 主面


#### 特平11-370803

- 14~17 側面
- 18 コンデンサ本体
- 19 誘電体層
- 20 第1の内部電極
- 21 第2の内部電極
- 22 第1の引出電極
- 23 第2の引出電極
- 24 第1の外部端子電極
- 25 第2の外部端子電極
- L 長手方向寸法
- W 幅方向寸法


【書類名】

図面


# 【図1】




【図2】




【図3】







【図4】




【図5】



【図6】



## 【図7】



【書類名】

要約書

【要約】

【課題】 積層コンデンサの等価直列インダクタンス(ESL)を低減する。

【解決手段】 内部電極20,21の各々からコンデンサ本体18の側面14~17まで引き出されるように、複数個の引出電極22,23を形成し、これら引出電極22,23の各々の長さ方向寸法Lと幅方向寸法Wとの比率L/Wを、0.4以上かつ3.0以下、好ましくは、0.4以上かつ1.3以下とする。

【選択図】

図 2

### 出願人履歴情報

識別番号

[000006231]

1. 変更年月日 1990年 8月28日

[変更理由] 新規登録

住 所 京都府長岡京市天神二丁目26番10号

氏 名 株式会社村田製作所